三星DRAM良率突破50%，下半年将量产HBM4

2025年7月18日，韩国媒体报导，三星电子在10奈米级第六代（1c）DRAM制程方面取得了重大进展，良率已突破50%。这一突破标志着三星在高效能记忆体市场的竞争力有望提升，并计划在下半年开始量产第六代高带宽记忆体（HBM4）。

1c DRAM制程的技术节点约为11至12奈米，相较于目前主流的第4代（1a，约14nm）和第5代（1b，约12-13nm）DRAM，1c不仅具备更高的密度，还能有效降低功耗，晶粒厚度也更薄，这将有助于在HBM4中堆叠更多层次的记忆体，显著提升容量和频宽密度。

三星自去年起全力投入1c DRAM的研发，并由DRAM开发室长黄相准主导重设计作业。他指出，1c DRAM的性能和良率未达标的根本原因在于初期设计架构的缺陷，强调必须从设计阶段彻底修正，才能取得进展。此次高层介入调整设计流程，显示出三星重回技术领先地位的决心。

三星还计划在下半年供应HBM4样品，并将「客制化HBM」作为新战略的核心。 HBM4允许将逻辑晶片与DRAM堆叠整合，通过晶圆代工制程最佳化整体架构，以满足不同应用需求的高效解决方案。此外，三星也将自研4奈米制程应用于HBM4堆叠底部的逻辑晶片，以提升整体效能和整合弹性。